Quel sera votre environnement ?
Les systèmes de communication destinés à la 5G ou à l’Internet des objets (IoT) sont de plus en plus intégrés dans des plateformes de traitement dites embarquées. Cette approche permet d’optimiser la consommation énergétique, l’encombrement matériel ainsi que les coûts de production.
L’institut b com dispose d’une solide expertise dans le domaine des System-on-Chip (SoC), circuits intégrés qui regroupent sur une même puce plusieurs composants tels que des processeurs ARM, une matrice FPGA, et parfois un GPU ou des blocs fonctionnels spécialisés selon les besoins de l’application (codecs vidéo, DAC/ADC, etc.).
Dans ce cadre, b com conçoit et développe deux éléments clés d’une station de base 5G : le module émetteur/récepteur radio et l’unité de traitement numérique dédiée à la couche physique du signal.
Quelle sera votre mission ?
L’institut cherche à implémenter la couche physique dans un composant unique de type AMD/Xilinx ZynQ UltraScale+ comprenant des cœurs ARM et une matrice FPGA. Ce composant est connecté à un composant radio Analog Devices côté antenne et à un PC via une fibre optique.
En s’appuyant sur les compétences logicielles temps réel et matérielles de l’équipe, l’objectif du stage sera donc de finaliser l’architecture de cette application et de contribuer à l’intégration du système complet.
A titre indicatif, le plan de travail pourrait être le suivant :
• Etude fonctionnelle d’une station de base et en particulier de la couche physique. Le stagiaire pourra s’appuyer sur du code C existant.
• Etude de l’architecture matérielle. Certains éléments de traitements déjà développés seront repris/modifiés
• Intégration des blocs développés dans le système
• Debug sur carte
• Mesures de performance du système
• Documentation
Quel profil ?
Le poste est ouvert à tout candidat possédant un intérêt pour la programmation logicielle bas niveau ainsi qu’en VHDL/Verilog. C’est un candidat qui se destine à une première expérience dans le domaine de l’embarqué.
Prérequis : VHDL/Verilog et C/C++ et Python. Connaissances Linux. Connaissances radio
> Les indispensables
Motivation, débrouillardise, autonomie, curiosité.
> Les plus
Personne ayant déjà développé sur FPGA/Raspberry PI/Arduino
Quelles modalités ?
- Durée : 5 à 6 mois
- Date de démarrage : Q1
- Localisation : Cesson-Sévigné
- Date de fin de dépôt des candidatures : 15/12/
- Candidature à envoyer à : avec la référence du poste
Les prochaines étapes ?
2 entretiens :
# 1 entretien en visio avec l’encadrant
# 1 entretien final sur site avec l’encadrant
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.