Etude des nouvelles contre-mesures contre les attaques de caches, tout en préservant les performances logicielles
Cette thèse vise à concevoir et mettre en œuvre de nouvelles contre-mesures matérielles et micro-architecturales contre des attaques par cache.
L’objectif est de garantir un haut niveau de sécurité tout en préservant les performances, la latence et l’efficacité énergétique du système.
Les travaux porteront sur l’analyse des vecteurs d’attaque, la définition d’un modèle de menace réaliste et la conception d’architectures de caches sécurisés intégrant des mécanismes de sécurité légers.
Objectifs
Cette thèse comporte plusieurs objectifs :
* Réaliser un état de l’art approfondi des attaques micro-architecturales.
L’objectif sera d’identifier, parmi les attaques décrites dans la littérature, les vecteurs d’attaque les plus réalistes et les plus pertinents, pour lesquels le développement de contre-mesures efficaces est particulièrement nécessaire.
* Réaliser un état de l’art des contre-mesures existantes et évaluer leur impact à la fois sur les performances logicielles et sur la complexité matérielle (surcoût en surface).
Les performances logicielles pourront être évaluées à l’aide d’un simulateur tel que gem5.
L’évaluation de la complexité matérielle reposera sur la mise en place d’une plateforme expérimentale intégrant un processeur implémenté sur FPGA. Le processeur pourra être le CVA6, un processeur RISC-V open source, offrant la flexibilité nécessaire pour modifier son architecture et intégrer les contre-mesures proposées.
* Proposer des contre-mesures matérielles contre les modèles d’attaque identifiés.
Leurs coûts matériels et logiciels devront rester suffisamment faibles afin de permettre leur déploiement dans des systèmes réels avec un impact minimal sur les performances.
* Identifier d’éventuelles faiblesses de sécurité dans les architectures existantes qui pourraient faire l’objet de futurs travaux de recherche.
Environnement de travail
Cette thèse se déroulera au sein de l’équipe ASIC du laboratoire IETR (https://www.Ietr.Fr), situé sur le campus de l’INSA Rennes (https://www.Insa-rennes.Fr).
L’équipe ASIC (Architecture, Systems, Infrastructure and electroniCs) mène des activités de recherche en cybersécurité matérielle appliquée aux systèmes embarqués et aux systèmes de communication.
Ses travaux portent notamment sur l’analyse des vulnérabilités des architectures matérielles, la résistance aux attaques physiques (analyse par canaux auxiliaires et injection de fautes), ainsi que sur la sécurité des objets connectés et des communications IoT.
L’équipe développe également des architectures embarquées sous contraintes de performance, de faible consommation énergétique, de fiabilité et de sécurité, en s’appuyant sur des plateformes expérimentales dédiées.
Candidature
La thèse débutera en septembre 2026.
Pour candidater, merci d’envoyer votre CV ainsi que vos relevés de notes des deux dernières années d’études, accompagnés de tout autre document que vous jugerez pertinent.
Contacts
Jéremy Guillaume {(jeremy.guillaume@insa-rennes.fr)
Jean-Christophe Prévotet (jean-christophe.prevotet@insa-rennes.fr)
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.