Caractérisation électrique et matériau approfondie d'espaceurs à faible constante diélectrique

Description du sujet de thèse

Domaine

Défis technologiques

Sujets de thèse

Caractérisation électrique et matériau approfondie d'espaceurs à faible constante diélectrique

Contrat

Thèse

Description de l'offre

Dans le cadre de l'European Chip Act, le CEA-Leti s'engage à façonner l'avenir de l'électronique en développant une nouvelle génération de transistors grâce à l'architecture FDSOI. Nous recherchons un(e) thésard(e) motivé(e) pour nous aider à relever des défis passionnants liés aux performances avancées de ces transistors. Vous aurez l'opportunité de participer à un projet de pointe axé sur le développement de matériaux innovants, avec l'ambition de créer une technologie de premier plan en matière d'efficacité énergétique.
Alors que nous repoussons les limites des transistors planaires à 10 nm et 7 nm, nous faisons face à d'importants défis physiques, en particulier la réduction des éléments parasites tels que la capacitance et la résistance d'accès, qui sont essentiels pour minimiser les pertes d'énergie et optimiser les performances. Le matériau isolant utilisé pour les espaceurs jouent ici un rôle clé sur ces performances et de nombreux candidats ont été proposés pour remplacer les solutions conventionnelles avec de plus faibles permittivités (SiN, SiCO, SiCON, SiCBN). Néanmoins leur intégration introduit également des défauts inhérents entrainant la capture de charges ou la présence d'états d'interface indésirables qui nuisent à la performance finale des transistors.
L'objectif de cette thèse est de mener une enquête approfondie et une caractérisation électrique (CV, IV, BTI, HCI, etc.) du matériaux d'espaceur (interface, volume), en fournissant une analyse détaillée des performances du transistor et de ses mécanismes sous-jacents. Une caractérisation innovante par mesure de stress CV ultra-rapide sur des échantillons diélectriques sera également réalisée et la corrélation entre la performance de piégeage et les paramètres de dépôt utilisés dans leur fabrication sera établie. De plus, le candidat collaborera étroitement avec des experts pour contribuer au développement du dépôt couches minces et à la caractérisation de nouveaux matériaux par analyse de surface et caractérisation des films minces (ellipsométrie, FTIR, XRR, XPS, etc.).
Tout au long de la thèse, vous acquerrez un large éventail de connaissances, couvrant les matériaux et processus de la microélectronique, la conception intégrée analogique, tout en relevant le défi unique de la technologie FDSOI avancée à 7-10 nm. Vous collaborerez avec des équipes pluridisciplinaires pour développer une compréhension approfondie des dispositifs FDSOI et analyserez les mesures existantes. Vous ferez également partie d'un laboratoire multidisciplinaire, travaillant aux côtés d'une équipe composée de plusieurs chercheurs permanents, explorant un large éventail d'applications de recherche.
Ce thèse offre l'opportunité unique de participer à un des projet phare et ambitieux du CEA-LETI. Si vous êtes curieux et avide de relever des défis, cette opportunité est faite pour vous !

Université / école doctorale

Ingénierie - Matériaux - Environnement - Energétique - Procédés - Production (IMEP2)
Université Grenoble Alpes

Localisation du sujet de thèse

Site

Grenoble

Critères candidat

Formation recommandée

Master 2 physique des semi-conducteurs et sciences des matériaux

Demandeur

Disponibilité du poste

01/10/2025

Personne à contacter par le candidat

GUERIN Chloé chloe.guerin@cea.fr
CEA
DRT/DPFT/SDEP/LDJ
Minatec campus
17 rue des martyrs
38054 Grenoble
0438781060

Tuteur / Responsable de thèse

JOUSSEAUME Vincent vincent.jousseaume@cea.fr
CEA
DRT/DPFT
17, Avenue des Martyrs
38054 Grenoble cedex 9
0438789522

En savoir plus #J-18808-Ljbffr