Description du poste et Missions
Intervenant sur des sujets d'innovation, vous participez à la conception d’ASICs et intervenez sur l’une ou plusieurs des étapes suivantes :
1. Définition d’architecture,
2. Codage RTL en VHDL ou SystemVerilog,
3. Vérification fonctionnelle,
4. Synthèse
Profil recherché
Issu.e d’une formation en Microélectronique, vous avez une première expérience en conception d’ASICs. Vous maitrisez un ou plusieurs des outils suivants : simulation RTL (Modelsim, NC-SIM, …), synthèse logique (Design Compiler, Genus, Oasys…), analyse de timings (PrimeTime, …), DFT (DFT Compiler, Modus, …).
Informations complémentaires
* Localisation : Grenoble - 38, France (zone de déplacement : départementale)
* Salaire : Non défini
* Niveau de qualification : Ingénieur/Cadre/Bac +5
* Expérience : 1 à 7 ans, + 7 ans
* Modalités de travail : Temps complet
* Fonction : Bureau d'Etudes/R&D/BTP archi/conception, Ingénierie - Telecoms/Electronique
* Secteur : Secteur informatique/ESN
* Télétravail : Occasionnel
Qui sommes nous ?
Adentis est une société de conseil en ingénierie de la R&D spécialisée dans les systèmes embarqués et les nouvelles technologies. Nous travaillons aussi pour des projets en IT et en cybersécurité.
Nous intervenons sur des secteurs d'activités diversifiés tels que l'aéronautique, l'automobile, le ferroviaire, la TV numérique, l'électronique grand public, l'énergie, le médical et la défense.
Depuis 2014, notre société se développe au niveau national et après Paris, Toulouse et Grenoble, Adentis s'est installée à Rennes.
* 460 collaborateurs en France
* 30 millions d’euros de CA en 2022
#J-18808-Ljbffr
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.