Intégré.e au sein de nos équipes, vous participerez à la vérification d ASICs ou de SoC sur l'une ou plusieurs des étapes suivantes : - Définition du testplan - Développement des environnements de test en SystemVerilog UVM (génération pseudo-random couverture fonctionnelle) - Exécution des tests - Analyse des problèmes
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.