Alternance - etude de la testabilité de mémoires sram hautement sécurisées bac+5 h/f

Dans un contexte de miniaturisation continue des composants électroniques, les systèmes embarqués critiques doivent répondre à des exigences toujours plus fortes en termes de performance, de consommation énergétique et de fiabilité. Dans ces environnements contraints, les mémoires SRAM, largement utilisées dans les circuits intégrés, deviennent particulièrement sensibles aux perturbations environnementales (notamment les variations de température) ainsi qu’aux défauts de fabrication.

Afin de répondre aux enjeux actuels de sécurité et de fiabilité des systèmes embarqués, le Laboratoire des Fonctions Innovantes et Mixtes (LFIM) a développé une nouvelle architecture de mémoire SRAM intégrant un mécanisme innovant d’effacement rapide des données, plus efficace en temps et en énergie que les solutions existantes de l’état de l’art.

L’objectif de l'alternance sera d’étudier les potentielles fautes ou mécanismes d’erreur pouvant être induits par cette nouvelle fonctionnalité d’effacement rapide. L’étudiant(e) participera à l’analyse de la robustesse du système et proposera des méthodes de détection et de caractérisation des fautes afin d’améliorer la fiabilité globale des systèmes embarqués critiques.

Missions :

1. Étudier les problématiques actuelles liées aux erreurs et fautes de mémorisation dans les SRAM (étude théorique),
2. Identifier les types de fautes et d'erreurs spécifiques d'une mémoire SRAM hautement sécurisée et proposer des solutions de correction (mesures sur circuits),
3. Concevoir et mettre en œuvre des protocoles de test spécifiques pour la mémoire SRAM hautement sécurisée développée par le laboratoire,
4. Documenter les résultats des études et des solutions proposées.

#CEA-LIST ; # Alternance