Description de l'offre
Les systèmes d’intelligence artificielle embarqués à proximité des capteurs, capables de fonctionner sous de fortes contraintes de puissance et d’énergie tout en conservant la capacité d’apprendre après déploiement, représentent un enjeu majeur pour la conception de dispositifs autonomes, robustes et respectueux des données privées. Dans ce cadre, les réseaux neuronaux dynamiques inspirés des modèles de type Hopfield, capables d’effectuer l’inférence par minimisation d’énergie, offrent une approche prometteuse pour des tâches de débruitage et de restauration d’images à la périphérie. Ces architectures permettent également d’envisager un apprentissage local sur puce, limitant les transferts de données et l’empreinte énergétique.
Le stage porte sur le dimensionnement d’une architecture dont les synapses sont implémentées dans une matrice de mémoires résistives (RRAM), ainsi que sur la validation des algorithmes afin d’orienter la conception d’un véhicule de test. Un cas d’usage envisagé est le débruitage d’images/signaux par blocs, avec un apprentissage sur puce, permettant une adaptation progressive aux dérives du capteur ou de la scène.
L’objectif du stage est de déterminer des points de fonctionnement répondant aux contraintes de rapidité et de consommation énergétique, dans les limites imposées par la technologie (taille des matrices, quantification des poids, variabilité des dispositifs, endurance). Sous PyTorch, vous développerez des modèles de référence de réseaux dynamiques et évaluerez différentes options architecturales, en quantifiant les compromis entre latence, qualité et énergie sous des contraintes réalistes de précision et de variabilité. Sur la base de ces résultats, vous proposerez une stratégie d’apprentissage qui permettra une adaptation aux changements du capteur ou de la scène. Enfin, vous traduirez ces conclusions en recommandations de dimensionnement matériel en vue de la réalisation d’un prototype.
Pour les candidats les plus prometteurs, une poursuite en thèse est envisageable en partenariat avec l’entreprise industrielle Weebit Nano.
Pourquoi rejoindre notre équipe ? Nous vous proposons :
1. Une expérience à la pointe de l’innovation, comportant un fort potentiel de développement industriel,
2. Des formations pour renforcer vos compétences ou en acquérir de nouvelles,
3. Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA,
4. Une participation aux transports en commun à hauteur de 85%,
5. Un équilibre vie privée – vie professionnelle reconnu,
6. Une politique diversité et inclusion,
7. Des restaurants d'entreprise,
8. Un CSE actif en termes de loisirs et d’activités extra-professionnelles,
9. Une épargne abondée par le CEA.
Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes en situation de handicap, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation, rejoignez-nous!
Profil du candidat
Étudiant(e) de niveau Master 2 en électronique, informatique ou mathématiques appliquées, disposant de solides compétences en Python, PyTorch et en algèbre linéaire, et d’un intérêt marqué pour l’intelligence artificielle neuromorphique et embarquée.
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.