Step Up recherche un ingénieur de conception d'IP numériques pour renforcer son équipe Digital Design. Le poste s'adresse à un profil passionné par la conception RTL, le développement d'IP réutilisables, l'implémentation FPGA et l'optimisation de solutions hautes performances destinées à des architectures avancées (IA, DSP, connectivité, vision ou smartedge). Missions principales 1. Conception & architecture RTL Développer des blocs RTL performants en VHDL / Verilog / SystemVerilog. Concevoir des datapaths DSP, pipelines haut débit et contrôleurs FSM. Définir des architectures modulaires et configurables via generics ou parameters. Garantir la qualité et la réutilisabilité des IP au sein de plateformes SoC ou FPGA. 2. Implémentation FPGA & outillage Réaliser la synthèse, le placement & routage, et la génération du bitstream à l'aide de Xilinx Vivado. Générer ou intégrer des IP FPGA (PCIe, mémoires, DSP blocks) via les outils Vivado IP. Participer à la préparation des environnements FPGA (Virtex7, UltraScale, Versal). 3. Vérification & validation Développer des testbenches dirigés, environnement de simulation RTL et tests de nonrégression. Participer à des flux de vérification modernes incluant UVM lorsque nécessaire. Utiliser les outils de debug FPGA (ILA, VIO) pour diagnostiquer les designs en cible. 4. Optimisation & performance Optimiser l'utilisation des ressources FPGA (DSP, BRAM, LUT). Assurer la fermeture de timing sur les plateformes cibles. Tenir compte des contraintes de consommation, d'encombrement et de latence. 5. Collaboration & intégration Travailler avec les équipes system, software, algorithmie et architecture. Participer à l'intégration des IP dans des soussystèmes complets nécessitant : - bus AXI, - interfaces haut débit, - blocs de calcul IA/vision/DSP, etc. Contribuer aux revues techniques, aux spécifications et à la documentation.
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.