Ingénieur FPGA – Design RTL (H/F)- 022024/PCA/LML, provence-alpes-cote d'azur, fr
provence-alpes-cote d'azur, fr, France
Poste et missions
Au sein d’une équipe de spécialistes, vous interviendrez sur un projet pour le développement d’IPs pour la communication sans fil.
Vous aurez en charge la conception d’un ou plusieurs blocs et/ou du top, le design RTL en VHDL/Verilog, l’intégration, la synthèse et la validation.
Vous serez impliqué(e) dans différentes étapes du cycle en V, principalement sur la partie design :
1. Analyse de spécifications et standards
2. Participation à la définition de l’architecture de l’IP
3. Codage RTL (VHDL/Verilog/SystemVerilog)
4. Rédaction et exécution des testbenchs unitaires
5. Intégration
6. Travail avec l’équipe de vérification pour finalisation
7. Rédaction de la documentation technique
Profil et compétences
Issu(e) d’une formation Ingénieur/Master 2 en électronique numérique, et vous êtes opérationnel en design RTL (FPGA/ASIC) avec au moins 4 ans d’expérience en conception et/ou vérification.
Compétences requises :
* Design RTL en Verilog et/ou VHDL
* Simulation et outils associés (ModelSim ou équivalent)
* Suites Vivado (Xilinx) et/ou Quartus ou autres outils similaires
Une connaissance en développement d’IPs Wireless serait appréciée mais n’est pas indispensable.
Anglais courant requis.
Lieu
Le poste est basé à Sophia-Antipolis (06), mais peut également être envisagé à distance.
#J-18808-Ljbffr
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.