Ingénieur vérification fonctionnelle

Profil / Mission

Davidson a développé une expertise solide dans l’électronique à destination de différents secteurs industriels. Pour renforcer nos équipes de consultant sur la région Grenobloise, nous recherchons un ingénieur vérification fonctionnelle, maîtrisant la modélisation de haut niveau, UVM, HW/SW Co-Debug. En tant qu’ingénieur vérification, tu auras comme responsabilité de :

1. Intervenir avant la phase de production en travaillant en lien avec les équipes Architecture, Design, Implémentation physique et les équipes logiciel afin de vérifier leurs designs (IP, sous-système et système)
2. Lire et analyser les exigences du système et de l’architecture
3. Planifier avec les équipes, les activités de vérification fonctionnelle pour un sous-système/fonctionnalité donné(e)
4. Maintenir l’environnement de vérification en SystemVerilog/UVM/SystemC/C++ et le développer si besoin
5. Rédiger les tests en C embarqué et débogage
6. Participer à l’amélioration de la méthodologie de vérification
7. Organiser et planifier les étapes du projet et les livrables entre les compétences, les équipes internes et externes
8. Former et coacher des vérificateurs juniors pour les faire monter en compétences

Compétences requises ou à acquérir

9. Des compétences en vérification ASIC / FPGA (Test dirigé ou SystemVerilog / UVM) et/ou le design complexe SoC
10. Des connaissances de base en techniques de design Verilog ou VHDL
11. Expérience en vérification basée sur les métriques et basée sur les microprogrammes
12. Une bonne maîtrise du flow Simulation
13. De bonnes bases en scripting Python, Perl, Bash…
14. Expérience des outils de gestion de la vérification
15. Expérience dans l’utilisation de Git/Gitlab
16. Un bon niveau en anglais, à l’écrit et à l’oral

Aptitudes, Savoir-être

17. Travail en équipe
18. Autonomie
19. Très bonne qualité de communication, à l’écrit comme à l’oral
20. Anglais niveau B2