Ingenieur designer rtl (h/f)

- Conception, vérification et validation RTL
- Études architecturales, rédaction de spécifications
- Responsabilité de la conception des blocs
- Portage vers FPGA, implémentation et optimisation
- Mise en service et débogage des cartes
- Collaboration entre équipes
- Assistance technique aux clients et partenaires
- Développement RTL et banc d'essai avec Verilog, System Verilog ou VHDL
- Connaissance des architectures SoC. Protocoles d'échange de données et interconnexions au niveau du système : AXI, AHB ou autres
- Connaissance d'au moins un flux d'implémentation complet Asic ou FPGA
- Bonne connaissance des méthodologies de vérification matérielle
- Git ou VCS similaire
- Scripting et automatisation des flux (bash, Tcl ou autres)
- Excellent niveau d'anglais parlé et écrit.
- Esprit d'équipe capable de collaborer avec d'autres équipes. Capacité à communiquer clairement
- Bonne connaissance des méthodologies de vérification matérielle
- Expérience dans l'accélération matérielle d'algorithmes, le réglage, l'optimisation
- Modélisation comportementale (SystemC, Qemu ou similaire.)
- Les interfaces série haut débit (Ethernet, PCIe, USB ou autres) sont un atout majeur
- Expérience dans le développement de Linux et de pilotes de périphériques
- Techniques de vérification avancées (assertions, etc.)