Ingénieur vérification digitale / vérification uvm f/h

Intégré.e au sein de nos équipes, vous participerez à la vérification d ASICs ou de SoC sur l'une ou plusieurs des étapes suivantes :

* Définition du testplan
* Développement des environnements de test en SystemVerilog UVM (génération pseudo-random + couverture fonctionnelle)
* Exécution des tests
* Analyse des problèmes


De formation Ingénieur en Microélectronique, vous avez une expérience significative en vérification d'ASICs/FPGA avec la méthodologie UVM.

Vous avez une maîtrise étendue des langages comme VHDL, Verilog/SystemVerilog et connaissez aussi la programmation en embarqué (C).

Vous savez être force de proposition et êtes capable d'interagir avec des équipes à l'international (anglais et français courants).


Adentis est une société de conseil spécialisée dans les systèmes embarqués, l'IT et la cybersécurité.

Créée en octobre 2000, Adentis rejoint le groupe MoOngy en 2013.

Depuis 2014, Adentis se développe au niveau national. Après nos succès à Paris, Toulouse, Grenoble et Rennes, nous élargissons notre présence en ouvrant une nouvelle agence à Sophia Antipolis.

Cette croissance est le fruit d’un développement organique et des succès des prestations réalisées avec nos partenaires et clients, d’un travail d’équipe au quotidien et des fortes relations de confiance que nous avons su créer avec nos partenaires et clients au fil des années.

Adentis en chiffres :

* 500 collaborateurs en France
* 36 millions d’euros de CA en 2024
* 26% de croissance chaque année depuis 4 ans