Ingénieur-e en validation et vérification fpga f-h

Ingénieur-e en validation et vérification FPGA F-H, Éragny

Au sein du Pôle Métier FPGA intégré à l'entité Electronique, le candidat aura pour mission d'intervenir dans les différentes phases de développement du FPGA :

1. Phase descendante du cycle en V concernant la validation des exigences et l'élaboration de la stratégie de vérification physique (sur carte électronique opérationnelle).
2. Phase montante du cycle en V concernant la rédaction des procédures de tests et la mise au point des bancs de tests.

Le Pôle Métier assurant le développement des FPGA sur les lignes de produit Navigation, le candidat devra mutualiser au maximum les solutions mises en place, en suivant une stratégie de développement incrémentale et automatisable.

Les missions principales :

* Valider les exigences aux bornes du FPGA pour assurer leur compréhension et testabilité.
* Analyser la description organique du FPGA pour définir les stratégies de vérification physique.
* Spécifier la stratégie de vérification physique et remonter, si nécessaire, les contraintes de conception.
* Identifier les moyens adaptés selon les tests à réaliser.
* Rédiger le cahier des charges, assurer le suivi technique et l'acceptation des moyens sous-traités.
* Rédiger des scripts de tests en Python, Tcl, C, Labview, etc.
* Réaliser les tests sur carte électronique.
* Participer aux revues internes et externes, notamment pour un audit de certification DO 254.
* Reporter l'avancement des activités au responsable de lot.
* Fournir un support technique aux équipes connexes (Logiciel, Electronique, Système).

Profil recherché :
- Diplôme d'ingénieur en électronique avec expérience en vérification sur carte électronique.
- Autonomie et force de proposition en architecture FPGA.
- Maîtrise des moyens de mesure (oscilloscope, analyseur logique).
- Maîtrise des langages de programmation (Python, Tcl, Labview, Matlab, C).
- Maîtrise des outils de gestion de configuration (Git).
- Excellentes qualités rédactionnelles.
- Connaissance des langages HDL (VHDL, Verilog, SystemVerilog) est un plus.
- Connaissance du flot de conception FPGA (synthèse/P&R) est un plus.
- Expérience en développement logiciel embarqué (couche basse) sur processeur ou FPGA (SOC) est un plus.

Savoir-être :
- Organisation et rigueur.
- Autonomie.
- Bon relationnel et communication efficace.

#J-18808-Ljbffr