Physical security engineer - internship

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.

Nous recherchons un(e) stagiaire pour contribuer au développement et à la validation de solutions Anti-Tamper et de générateurs aléatoires ciblant les plateformes FPGA et ASIC. Vous jouerez un rôle clé dans la définition, les tests et la caractérisation de ces solutions de sécurité, impactant directement la robustesse de nos offres de sécurité physique “Defense-in-Depth”. Ce rôle implique un travail pratique sur les plateformes de test, la validation FPGA/ASIC, la modélisation SystemC et la collaboration avec les équipes firmware et RTL.

Missions du stage:

1. Contribuer à la spécification de la plateforme de test/validation/caractérisation, incluant :

Le contenu de la plateforme et les technologies/composants embarqués

Les interfaces et mécanismes de communication

L’observabilité et l’intégration

Les contraintes de conception de la carte

2. Contribuer à la rédaction des plans de tests.

3. Participer aux tests, à la validation et au “sign-off” sur des kits de conception spécifiques (ex. ST28) en exécutant les cas de test en simulation et sur FPGA, en atteignant les métriques fonctionnelles et de couverture de code.

4. Mettre en place un environnement de simulation SystemC en co-simulation et en pure SystemC avec modèles.

5. Participer à la rédaction de modèles SystemC pour les IP de sécurité.

6. Collaborer avec les équipes firmware et RTL pour garantir la bonne implémentation et l’observabilité des plateformes de test.

Qualifications requises :

7. Étudiant(e) en Master (M2) ou dernière année d’école d’ingénieur en spécialisation en Électronique, Microélectronique, Systèmes embarqués ou Informatique/Ingénierie.

8. Développement VHDL/Verilog.

9. Connaissance des outils EDA (simulation, synthèse, FPGA comme Vivado).

10. La connaissance de SystemC est un plus.

11. Scripting et automatisation avec Python, Shell et Makefiles.

12. Compréhension de base de Git et des pipelines CI/CD.

13. Bonnes compétences en collaboration et communication pour travailler avec les équipes firmware et RTL.

14. Curiosité et motivation pour comprendre les interactions hardware/software à bas niveau.

Cadence s’engage à garantir l’égalité des chances et l’équité en matière d’emploi à tous les niveaux de l’organisation. Nous nous efforçons d’attirer un vivier de candidats qualifiés et diversifiés et encourageons la diversité et l’inclusion sur le lieu de travail.

*** English version below


We are looking for an intern to contribute to the development and validation of Anti-Tamper and random generator solutions targeting FPGA and ASIC platforms. You will play a key role in defining, testing, and characterizing these security solutions, directly impacting the robustness of our defense-in-depth physical security offerings. This role involves hands-on work with test platforms, FPGA/ASIC validation, SystemC modeling, and collaboration with firmware and RTL teams.

Missions :

15. Contribute to specifying the test/validation/characterization platform, including:

Platform content and embedded technologies/components

Interfaces and communication mechanisms

Observability and integration requirements

Constraints on board design

16. Contribute to the creation of test plans.

17. Participate in test, validation, and sign-off for specific design kits (e.g., ST28) by executing test cases in simulation and on FPGA, achieving functional and code coverage metrics.

18. Enforce a SystemC simulation environment in co-simulation and pure SystemC using models.

19. Participate in writing SystemC models for security IP solutions.

20. Collaborate with firmware and RTL teams to ensure proper implementation and observability of test platforms.

Job Qualifications:

21. Master’s Degree (M2) or final year Engineering School student in specialization in Electronics, Microelectronics, Embedded Systems, or Computer Engineering.

22. VHDL/Verilog development.

23. Knowledge of EDA tools (simulation, synthesis, FPGA tools such as Vivado).

24. Familiarity with SystemC is a plus.

25. Scripting and automation using Python, Shell, Makefiles.

26. Basic understanding of Git and CI/CD pipelines.

27. Strong collaboration and communication skills for working with firmware and RTL teams.

28. Curiosity and motivation to understand low-level hardware/software interactions.

Cadence is committed to equal employment opportunity and employment equity throughout all levels of the organization. We strive to attract a qualified and diverse candidate pool and encourage diversity and inclusion in the workplace.

We’re doing work that matters. Help us solve what others can’t.