RESPONSABILITÉS : Responsabilités principales : Développement de programmes de test ATE (V93K) · Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final. · Définir la stratégie globale de test et les flux associés pour un silicium avancé. · Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs. · Optimiser le temps de test, la couverture, le yield et le coût. Test des interfaces haut débit (PCIe Gen5 / D2D / HBM3E) · Tester les PHY et contrôleurs PCIe Gen5. · Tester les liens SerDes D2D haut débit. · Tester les PHY et contrôleurs HBM3E. · Mettre en œuvre : BERT, PRBS, loopback, margining. · Réaliser des tests fonctionnels et stress tests à vitesse réelle. Test de dispositifs haute puissance / haut courant · Concevoir des séquences de test robustes pour composants à très fort courant. · Définir les séquences d'alimentation, limites de courant et mécanismes de protection. · Implémenter la surveillance dynamique du courant et la planification de tests sensibles à la puissance. · Collaborer sur : conception load board, sockets haute intensité, intégrité de puissance et thermique. Collaboration DFT & architecture de test · Travailler avec les équipes DFT sur : scan hiérarchique/compressé, LBIST, MBIST, boundary scan. · Contribuer à l'amélioration de la couverture, de l'observabilité et de la diagnosticabilité. · Garantir l'alignement entre les fonctionnalités DFT et les capacités V93K. Développement de tests fonctionnels embarqués · Développer des tests fonctionnels embarqués exécutés sur : RISC-V interne, microcode, moteurs de test intégrés. · Valider le fonctionnement complet du processeur IA à vitesse réelle. · Tester : PCIe Gen5 (enumeration, training, transfert), D2D (initialisation, training, loopback), HBM3E (initialisation, training, réparation, bande passante). · Corréler les résultats entre simulation, banc de test et environnement V93K. Débogage silicium, yield & support production · Déboguer les problèmes silicium en phases early silicon, caractérisation et production. · Réaliser analyses de yield, clustering de défaillances et optimisation des limites de test. · Conduire les améliorations de test : couverture, temps, yield learning. · Supporter la montée en volume (HVM) avec les OSAT. PROFIL RECHERCHÉ : · 10+ ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K. · Maîtrise de SmarTest-8 (Java). · Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC. · Solide expérience en tests fonctionnels embarqués. · Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D. · Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E). · Maîtrise du test de dispositifs haute puissance/haut courant. · Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.