L’équipe de recherche ARTHEMIS du LIRMM a développé un prototype de plateforme logicielle d’évaluation de la résilience des circuits intégrés en « Front-End ». Cette plateforme, perfectible, nous a permis de vérifier la faisabilité de la démarche avec les outils de CAO Cadence. Un projet déposé à l’Institut Cybersécurité Occitanie a été accepté pour le financement d’un poste d’ingénieur sur 9 mois – si début au 1/4/2026. L’objectif de cet emploi est de nous aider à automatiser le processus et donc à développer un démonstrateur sur l’ensemble du flot de conception et d’étendre celui-ci à l’injection de fautes. Ainsi, cette plateforme logicielle permettra de faire progresser l’état de l’art vers des approches de conception plus résilientes et des techniques de masquage plus efficaces.
Activités
Phase d’appropriation de la plateforme existante
Réflexion sur l’automatisation possible des différentes étapes
Extension de la plateforme logicielle aux outils de « back-end » et à l’injection de fautes
Développement de la solution
Restitution formalisée du travail accompli lors de réunions ou de présentations académiques
Compétences
De préférence; Formation Ingénieur/M2 en conception des circuits intégrés numériques : vérification, synthèse, placement routage
Une connaissance solide du langage « verilog »
Des notions sur les attaques « side channel »
Langage Python
Une connaissance des outils de CAO microélectronique Cadence serait un plus
Curiosité scientifique, rigueur méthodologique et aptitude à travailler en équipe
Contexte de travail
La protection des données sensibles au sein des circuits intégrés sécurisés ne peut plus être traitée uniquement en phase de validation finale ; elle nécessite d’anticiper, dès la conception, les menaces liées aux attaques par canaux auxiliaires ainsi qu’aux techniques d’injection de fautes, afin de garantir un niveau de sécurité suffisant une fois le circuit fabriqué.
Le poste se situe dans un secteur relevant de la protection du potentiel scientifique et technique (PPST), et nécessite donc, conformément à la réglementation, que votre arrivée soit autorisée par l'autorité compétente du MESR.
La protection des données sensibles au sein des circuits intégrés sécurisés ne peut plus être traitée uniquement en phase de validation finale ; elle nécessite d’anticiper, dès la conception, les menaces liées aux attaques par canaux auxiliaires ainsi qu’aux techniques d’injection de fautes, afin de garantir un niveau de sécurité suffisant une fois le circuit fabriqué.
Le poste se situe dans un secteur relevant de la protection du potentiel scientifique et technique (PPST), et nécessite donc, conformément à la réglementation, que votre arrivée soit autorisée par l'autorité compétente du MESR.
Contraintes et risques
Aucune
Aucune
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.