Datacorp est une société de conseil en ingénierie spécialisée dans le consulting stratégique et opérationnel digital. Nous accompagnons nos clients dans leurs projets de transformation, en mettant l'accent sur la qualité et l'innovation.
Pourquoi nous rejoindre ?
- Rejoindre une équipe collaborative où l'innovation et la créativité sont valorisées.
- Travailler sur des projets variés et stimulants qui contribuent à votre développement professionnel.
- Opportunités de formation continue et d'évolution de carrière.
- Un environnement de travail agréable, avec un bon équilibre entre vie professionnelle et personnelle. Responsabilités clés
- Développer, mettre à jour et maintenir des modules RTL à partir de spécifications fonctionnelles et micro-architecturales.
- Rédiger du code Verilog/SystemVerilog fiable, optimisé et conforme aux bonnes pratiques.
- Concevoir et implémenter des testbenches complexes ; participer ou conduire la vérification fonctionnelle.
- Collaborer étroitement avec les équipes architecture et algorithmie pour analyser les contraintes, effectuer des trade-offs et affiner la micro-architecture.
- Réaliser les étapes du flow ASIC : synthèse logique, analyse timing, estimation/optimisation de puissance via outils EDA (DC, PrimePower).
- Analyser les rapports (timing, area, power, utilisation FPGA), identifier les points critiques et proposer des optimisations.
- Supporter l'intégration et la validation FPGA : debug, optimisation et suivi des implémentations.
- Produire la documentation technique (micro-architecture, interfaces, verification plans, guides d'intégration).
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.