Synapses hybrides 3d pour une ia embarquée frugale et adaptative

Description du sujet de thèse

Domaine
Défis technologiques

Sujets de thèse
Synapses hybrides 3D pour une IA embarquée frugale et adaptative

Contrat
Thèse

Description de l'offre
Rejoignez le CEA Leti pour une aventure technologique passionnante ! Plongez dans l'univers des mémoires FeFET et des circuits intégrés conçus pour l'intelligence artificielle. Cette thèse offre l'opportunité de travailler sur un projet innovant. Si vous êtes curieux, créatif et en quête de défis, cette opportunité est faite pour vous !

Avec le développement de l'Internet des Objets (IoT) et de l'IA, l'afflux massif de données nécessite des systèmes de calcul toujours plus économes en énergie. Dans ce contexte, le calcul en mémoire ou proche de la mémoire (in/near memory computing - IMC) présente un fort potentiel.

Face aux besoins de traitement massif de données de l'IA, les mémoires non volatiles deviennent essentielles à la fois pour le stockage et le calcul. La mémoire FeFET s'impose comme une candidate très prometteuse, en particulier grâce aux technologies 3D qui permettent une densité d'intégration plus élevée.

Au cours de cette thèse, vous étudierez, concevrez et testerez des circuits et systèmes basés sur la mémoire FeFET pour des applications d'intelligence artificielle, en utilisant des approches de calcul en mémoire. Vous acquerrez une large palette de compétences allant des procédés en microélectronique à la conception analogique intégrée, en passant par les technologies d'intégration 3D, tout en répondant aux exigences spécifiques des algorithmes d'IA.

Vous collaborerez avec des équipes pluridisciplinaires pour approfondir votre compréhension des dispositifs mémoire et analyser les mesures existantes. Vous intégrerez également un laboratoire de conception intégré, aux côtés d'une équipe composée de 2 à 3 chercheurs permanents et de 1 à 3 étudiants, explorant un large éventail d'applications de recherche.

Université / école doctorale
Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes

Localisation du sujet de thèse
Site
Grenoble

Critères candidat
Formation recommandée
Master 2 / école d'ingénieur en microélectronique

Demandeur
Disponibilité du poste
01/10/2025

Personne à contacter par le candidat
EZZADEEN Mona
CEA
DRT/DCOS//LGECA
17 rue des martyrs
38000 Grenoble
0438782701

Tuteur / Responsable de thèse
VIANELLO Elisa
CEA
DRT/DCOS//LDMC
CEA Leti MINATEC Campus
Laboratoire de Technologies Memoires Avancées
17, rue des Martyrs
38054 Grenoble CEDEX9
0438789092

En savoir plus
Profil LinkedIn de Mona Ezzadeen #J-18808-Ljbffr