Vous interviendrez sur la vérification fonctionnelle d'un système de traitement de données à très haut débit, conçu pour décharger le CPU en prenant en charge directement, au niveau hardware, des fonctions critiques liées au networking et au data movement.
L'enjeu : concevoir et valider des architectures capables de traiter des flux massifs avec des contraintes fortes de performance et de latence, dans des environnements où le software atteint ses limites.
Vous travaillerez en priorité sur l'un de ces trois sous-systèmes :
1 - Un pipeline de traitement Ethernet : gestion et transformation de flux réseau à très haut débit, avec des logiques de traitement de paquets fortement hardwarisées
2 - Des Interfaces haute vitesse (PCIe / VirtIO) : orchestration des échanges entre les différents composants du système
3 - Un moteur de transfert de données (DMA) : gestion de flux massifs, incluant des mécanismes avancés de data movement (jusqu'à des cas de type remote DMA)
Ces blocs s'inscrivent dans des architectures complexes, où les contraintes de débit, de latence et de cohérence imposent une approche rigoureuse de la vérification.
Votre activité sera principalement orientée vérification au niveau IP, avec notamment :
- Définition et mise en oeuvre de stratégies de vérification adaptées aux blocs
- Développement d'environnements de vérification en SystemVerilog / UVM
- Construction de scénarios de test représentatifs de cas d'usage réels (flux, contention, performance...)
- Analyse de la couverture fonctionnelle et identification des zones de risque
- Interaction étroite avec les équipes design et software pour comprendre les comportements attendus
L'intégration se fait de manière progressive :
- Prise en main initiale sur des blocs à complexité maîtrisée
- Montée en responsabilité sur des IP plus structurantes
- Possibilité d'élargir vers des problématiques de vérification système dans un second temps
L'environnement favorise les échanges directs avec les différentes équipes techniques (design, software), sans silos, afin d'accélérer la compréhension des sujets et la résolution des problématiques.
Vous avez déjà travaillé en vérification fonctionnelle de circuits numériques, avec une bonne maîtrise de SystemVerilog / UVM, sur des environnements de type IP ou SoC.
Vous êtes à l'aise avec la vérification au niveau IP (ou souhaitez y revenir), et avez déjà manipulé des blocs impliquant des flux de données (interfaces, data movement, pipelines...). Une expérience en vérification système est un plus, sans être indispensable.
Vous êtes également capable d'évoluer dans un environnement où le hardware interagit avec le software. À ce titre, vous êtes à l'aise avec le C bas niveau (manipulation de registres, tests simples), sans que cela soit votre coeur d'expertise.
Vous aimez comprendre comment circulent les données dans un système, identifier les cas limites, et construire des environnements de test pertinents pour valider des comportements complexes.
Au-delà des compétences techniques, on recherche surtout quelqu'un de :
-Curieux et impliqué, capable de comprendre des architectures complexes
-À l'aise dans l'échange technique, avec des équipes design et software
-Rigoureux dans sa démarche de vérification, avec une vraie attention portée à la qualité
-Adaptable, capable de travailler dans un environnement structuré (code review, CI, etc.)
Une expérience autour de 5 ans ou plus en vérification est généralement attendue, mais ce sont avant tout votre capacité à prendre en main des sujets techniques et à monter en complexité qui feront la différence.
C'est une offre en CDI direct. L'équipe en-core dans tout ça ? On vous aide à maximiser vos chances de réussite.
A bientôt
L'équipe en-core
/! Disclaimer : Nous ne sommes pas une SSII/ESN, et ce poste n'est pas à pourvoir dans une SSII/ESN mais bien dans un bureau d'étude, en CDI direct. A bon entendeur ;)
Une équipe qui développe une architecture processeur de nouvelle génération destinée aux environnements HPC et datacenter, basée sur une approche modulaire avancée (multi-die / chiplets).
Les enjeux sont concrets : bande passante mémoire, interconnexions haute vitesse, gestion des flux de données massifs et performance globale du système.
Le développement couvre l'ensemble de la chaîne : architecture, design RTL, intégration d'IPs complexes, vérification, prototypage et préparation au silicium.
L'équipe, composée d'ingénieurs expérimentés issus du monde du processeur et du calcul haute performance, évolue dans un environnement technique exigeant où les décisions ont un impact direct sur le produit final.
Vous intervenez sur des systèmes où les limites ne sont plus software, mais physiques : bande passante, latence, cohérence des flux. Ici, chaque choix d'architecture et de validation se mesure en centaines de GB/s.
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.