Emploi
Assistant de carrière BÊTA J'estime mon salaire
Mon CV
Mes offres
Mes alertes
Se connecter
Trouver un emploi
TYPE DE CONTRAT
Emploi CDI/CDD
Missions d'intérim Offres d'alternance
Astuces emploi Fiches entreprises Fiches métiers
Rechercher

Optimisation des algorithmes sur fpga pour l'électronique des détecteurs à inductance cinétique supraconducteurs // optimization of digital signal processing on fpga for superconducting kinetic inductance detectors

Grenoble
Université Grenoble Alpes
Publiée le 26 avril
Description de l'offre

Topic description

Cette thèse s'inscrit dans la continuité directe des travaux de Mounir Abdkrimi, qui a soutenu le 3 octobre. Au cours de celle-ci, il a réalisé une caractérisation complète de l'électronique à température ambiante (K) de la chaîne de lecture des KID (Kinetic Inductance Detectors) dans la version CONCERTO, appelée KID_READOUT. Son objectif était d'augmenter le nombre de pixels adressables. Pour y parvenir, il a dû caractériser et modéliser la chaîne de lecture numérique et analogique. Cette modélisation lui a rapidement permis de constater que la limite du plancher de bruit était imposée par la résolution du convertisseur analogique-numérique (ADC), et que la saturation du convertisseur numérique-analogique (DAC) limitait le nombre de pixels adressables. Cette étude a permis de réévaluer les choix techniques et de mener une optimisation générale qui a doublé le nombre de pixels. Cependant, en raison de la durée limitée d'une thèse, il n'a pas pu mettre en oeuvre toutes les optimisations identifiées, ni comparer pratiquement les différentes possibilités d'optimisation. Cette thèse vise donc à combler ces lacunes.
Le contexte technique et scientifique qui a permis le développement de l'électronique de lecture des KID suit toujours la même tendance, à savoir une augmentation continue du nombre de pixels à traiter. Étant donné les facteurs de qualité imposés par les KID, l'augmentation du nombre de pixels s'accompagne inévitablement d'une hausse de la bande passante. Cependant, ces caractéristiques doivent être atteintes tout en maintenant les performances en termes de bruit, de vitesse de lecture et de consommation d'énergie.
La, ou le, doctorant·e devra d'abord porter le firmware actuel sur une électronique révisée afin de corriger les limitations identifiées par le précédent doctorant. Si le bruit est moins limité par cette électronique, une étude détaillée de la propagation du bruit de phase serait particulièrement utile pour identifier plus précisément les limitations de notre électronique, notamment pour quantifier qualitativement le nombre maximal de pixels admissibles par ligne RF.
En matière d'architecture numérique, Mounir Abdkrimi avait également clairement identifié une amélioration possible dans la génération du signal utilisé pour sonder les KID. Ce générateur repose sur un algorithme CORDIC couramment utilisé pour générer des signaux sinusoïdaux. Cependant, il apparaît qu'un simple signal carré offre une mesure tout aussi bonne sans ajouter de bruit aux autres pixels. En revanche, cela pourrait accentuer la limitation due à la saturation du DAC. Une simulation et une implémentation sont nécessaires pour quantifier les gains en ressources, en conservant la même limitation de puissance par ton. Par ailleurs, des indicateurs de performance clés tels que le SINAD, le SFDR, la diaphonie et l'utilisation des ressources matérielles devront être étudiés avec soin pour déterminer le meilleur compromis.
Pour mener à bien ses travaux, la, ou le, doctorant·e pourra s'appuyer sur les derniers développements réalisés par l'équipe électronique. Cette nouvelle électronique corrige la limitation de bruit de la version précédente et permet une augmentation significative de la bande passante du signal de sortie.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

This thesis follows on directly from the work of Mounir Abdkrimi, who defended his thesis on 3 October. During his defence, he carried out a comprehensive characterisation of the electronics at room temperature (K) of the readout chain for KIDs (Kinetic Inductance Detectors) in the CONCERTO version, known as KID_READOUT. His aim was to increase the number of addressable pixels. To achieve this, he had to characterise and model the digital and analogue readout chain. This modelling quickly revealed that the noise floor was limited by the resolution of the analogue-to-digital converter (ADC), and that the saturation of the digital-to-analogue converter (DAC) limited the number of addressable pixels. This study enabled a reassessment of the technical choices and led to a general optimisation that doubled the number of pixels. However, due to the limited timeframe of a PhD thesis, it was not possible to implement all the optimisations identified, nor to carry out a practical comparison of the various optimisation options. This thesis therefore aims to address these shortcomings.
The technical and scientific context that has enabled the development of KID readout electronics continues to follow the same trend, namely a steady increase in the number of pixels to be processed. Given the quality requirements imposed by KIDs, this increase in the number of pixels inevitably leads to a rise in bandwidth. However, these specifications must be met whilst maintaining performance in terms of noise, readout speed and power consumption.
The PhD student will first need to port the current firmware to a revised circuit board in order to address the limitations identified by the previous PhD student. If noise is less severely limited by this circuit board, a detailed study of phase noise propagation would be particularly useful in identifying the limitations of our circuit board more precisely, particularly to qualitatively quantify the maximum number of pixels that can be accommodated per RF line.
En matière d'architecture numérique, Mounir Abdkrimi avait également clairement identifié une amélioration possible dans la génération du signal utilisé pour sonder les KID. Ce générateur repose sur un algorithme CORDIC couramment utilisé pour générer des signaux sinusoïdaux. Cependant, il apparaît qu'un simple signal carré offre une mesure tout aussi bonne sans ajouter de bruit aux autres pixels. En revanche, cela pourrait accentuer la limitation due à la saturation du DAC. Simulation and implementation are required to quantify the gains in resource efficiency, whilst maintaining the same power limit per tone. Furthermore, key performance indicators such as SINAD, SFDR, crosstalk and hardware resource utilisation will need to be carefully analysed to determine the optimal trade-off.
To carry out their research, the PhD student will be able to draw on the latest developments made by the electronics team. This new electronics overcomes the noise limitations of the previous version and enables a significant increase in the output signal's bandwidth.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Début de la thèse : 01/10/

Funding category

Public funding alone (i.e. government, region, European, international organization research grant)

Funding further details

Concours pour un contrat doctoral

Postuler
Créer une alerte
Alerte activée
Sauvegardée
Sauvegarder
Voir plus d'offres d'emploi
Estimer mon salaire
JE DÉPOSE MON CV

En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.

Offres similaires
Emploi Grenoble
Emploi Isère
Emploi Rhône-Alpes
Intérim Grenoble
Intérim Isère
Intérim Rhône-Alpes
Accueil > Emploi > Optimisation des algorithmes sur FPGA pour l'électronique des détecteurs à inductance cinétique supraconducteurs // Optimization of digital signal processing on FPGA for superconducting kinetic inductance detectors

Jobijoba

  • Conseils emploi
  • Avis Entreprise

Trouvez des offres

  • Emplois par métier
  • Emplois par secteur
  • Emplois par société
  • Emplois par localité
  • Emplois par mots clés
  • Missions Intérim
  • Emploi Alternance

Contact / Partenariats

  • Contactez-nous
  • Publiez vos offres sur Jobijoba
  • Programme d'affiliation

Suivez Jobijoba sur  Linkedin

Mentions légales - Conditions générales d'utilisation - Politique de confidentialité - Gérer mes cookies - Accessibilité : Non conforme

© 2026 Jobijoba - Tous Droits Réservés

Les informations recueillies dans ce formulaire font l’objet d’un traitement informatique destiné à Jobijoba SA. Conformément à la loi « informatique et libertés » du 6 janvier 1978 modifiée, vous disposez d’un droit d’accès et de rectification aux informations qui vous concernent. Vous pouvez également, pour des motifs légitimes, vous opposer au traitement des données vous concernant. Pour en savoir plus, consultez vos droits sur le site de la CNIL.

Postuler
Créer une alerte
Alerte activée
Sauvegardée
Sauvegarder