Stage  implémentation d'un code en temps réel sur une architecture risc-v sécurisée f/h

IMPLEMENTATION D'UN CODE EN TEMPS REEL SUR UNE ARCHITECTURE RISC-V SECURISEE

La R&D d'EDF (1900 chercheurs) a pour missions principales de contribuer à l'amélioration de la performance des unités opérationnelles du groupe EDF, d'identifier et de préparer les relais de croissance à moyens et longs termes. Ces missions s’appuient fortement sur les dernières innovations numériques et s’appliquent à la fois sur les systèmes d’information traditionnels ainsi que sur les systèmes d’information industriels (ICS/SCADA). Or, l’évolution des systèmes d’information impliquent de nouveaux risques et de forts enjeux sur le domaine de la sécurité informatique. L’atteinte de ces enjeux nécessite des travaux de recherches important sur les thématiques de la sécurité informatique.

C’est dans ce contexte que le groupe IRC (Innovation et Recherche en Cybersécurité) de la R&D d’EDF a la charge d’étudier, développer et proposer des solutions de sécurité pour le domaine industriel aux différentes directions métiers d’EDF. Le groupe IRC maintient et développe ses compétences en sécurité des systèmes d’information par les études et expérimentations qu’il réalise ainsi que par une veille technologique constante.

Le RISC-V est une architecture de jeu d’instruction ouverte et libre ce qui permet de l’utiliser et de l’auditer librement, ce qui explique en partie son succès dans la recherche. Des extensions du jeu d’instruction RISC-V sont régulièrement soumises et mises à jour par la communauté scientifique et les industriels, pour proposer de nouvelles fonctionnalités, y compris de sécurité. Par ailleurs, les systèmes d’exploitation temps réel sont très utilisés dans des domaines critiques et industriels, où le besoin de réponse en un temps donné est plus important que la performance. L’objectif de ce stage est de lier ces deux dernières notions et de proposer l’utilisation d’instructions de sécurité pour des applications temps réel.

Dans le cadre des analyses de sécurité réalisées par la R&D d’EDF sur différentes architectures matérielles, l’objectif du stage est de délimiter le périmètre d’un cas d’usage, d’implémenter une preuve de concept et de mesurer ses performances. Ce cas d’usage industriel testera l’utilisabilité d’algorithmes en temps réels basés sur une architecture RISC-V sécurisée.
Le stagiaire sera amené à appréhender le framework X-HEEP, à faire un état de l’art sur les systèmes d’exploitation en temps réel (FreeRTOS, RT-Thread, ...) et leur utilisation avec des extensions de sécurité du jeu d’instruction RISC-V dans différents contextes (notamment industriels). Il mettra en place plusieurs implémentations d’algorithmes en temps réels, idéalement dans des contextes variés et étudiera l’impact des fonctions de sécurité sur la performance.

Le stage pourra s’organiser de la façon suivante :
- Faire l’état de l’art des systèmes d’exploitation temps réel sur RISC-V,
- Définir un cas d’usage industriel utile au sein du groupe EDF,




Formation : Bac +5 uniquement : école ingénieur ou de Master en informatique, avec une spécialisation en sécurité ou en architecture matérielle.



Compétences requises :

* Connaissances des systèmes GNU/Linux ;
* Connaissances de RISC-V ou à minima des architectures ARM ou x86;
* Connaissances en systèmes temps réel;
* Connaissances en sécurité informatique et matérielle ;



Qualités recherchées :

* Grande autonomie et force de proposition ;
* Capacité d’adaptation ;
* Esprit critique et de synthèse ;
* Esprit d’équipe ;
* Ouverture sur de nouvelles problématiques.