Ingénieur(e) en conception analogique asic h/f 042025/pst/jle

Ingénieur(e) en Conception Analogique ASIC H/F 042025/PST/JLE, toulouse

Le groupe SERMA C’est :

* 1400 ingénieurs et techniciens
* 8 laboratoires d'expertises en électronique et nouvelles énergies
* 6 bureaux d'études (composants, cartes et systèmes électroniques)
* Conseil en électronique, sureté et cybersécurité
* 30 sites en Europe et aux Etats-Unis
* Structure participative : 700 employés actionnaires du groupe

SERMA INGENIERIE, c'est bien plus qu'une entreprise : c'est une équipe passionnée qui conçoit, produit et répare des équipements électroniques pour des secteurs d'excellence comme l'aéronautique, le militaire, l'industrie et le ferroviaire. Rejoignez une structure à taille humaine où l'innovation et la qualité sont au cœur de notre ADN.

Description de la mission :

Nous recherchons un(e) ingénieur(e) spécialisé(e) dans la conception de blocs analogiques pour un circuit intégré Mixed Signal destiné à une application de monitoring de batteries au sein de véhicules électriques.

Le poste implique la conception de circuits analogiques de haute performance, avec une attention particulière à la robustesse, la fiabilité et la conformité aux exigences des véhicules électriques.

Responsabilités principales :

* Conception de blocs analogiques tels que Bandgap, régulateurs, oscillateurs, PLL, drivers, HV levelshifters, et multiplexeurs.
* Développement de solutions pour la haute tension.
* Prise en charge du design pour la robustesse ESD et EMC.
* Debug et validation sur silicium avec un support design pour la validation de la conception.
* Application des techniques de conception et des meilleures pratiques en technologie BiCMOS.

Compétences requises :

* Solide expérience en conception de circuits analogiques (Bandgap, régulateurs, oscillateurs, PLL, drivers, HV levelshifters, multiplexeurs).
* Connaissance des techniques de conception pour la haute tension.
* Compétence en design robuste pour la protection ESD et la conformité EMC.
* Expertise en debug sur silicium pour la validation des conceptions.
#J-18808-Ljbffr