Nous recherchons un(e) stagiaire pour intervenir au sein de notre division Land & Sea à partir du 1er trimestre 2026. Ce stage a pour vocation de développer une IP de décodage IRIG sur notre site d’Angoulême.
Constat:
Nous utilisons un IP FPGA IRIG commerciale payante sur différents développements. Nous souhaitons développer notre propre IP FPGA afin de s’affranchir du coût de la licence sur nos différents projets.
🎯Objectif du stage:
* Analyse de la norme IRIG d'encodage et de transmission de l'horodatage
* Développement d’ IPs de décodage de l’IRIG B, supportant toutes les expressions codées
* Conception d’un module de détection des symboles (0,1,space) des signaux de datation
* Décodage de la trame
* Validation fonctionnelle sur un SOC de type MPSoC Zynq UltraScale + de chez AMD, implanté sur une carte développée en interne
* Intégration des IPs dans le le sous-système « chrony » de linux (partie driver)
🎓Profil:
* Stage de fin d’études master (minimum 6 mois)
* Étudiant(e) en électronique, informatique embarquée, génie électrique, télécommunications ou informatique industrielle
* Curiosité et capacité à apprendre rapidement
* Rigueur et méthode pour la validation et les tests d’IP
* Capacité à travailler en équipe et à documenter son travail
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.