Soc digital design engineer

| QUI SOMMES-NOUS ?

TMC est une société internationale de conseil en haute technologie qui apporte son expertise à ses clients afin de les aider à relever leurs défis. Depuis 25 ans, avec une présence mondiale dans 16 pays, nous avons bâti une réputation d'excellence et de fiabilité grâce à l'Employeneurship dans divers domaines : Technology & Engineering/ Energy & Renewables/ Life sciences & Pharma/ Digital & IT.


| VOTRE CHALLENGE ?

Nous renforçons notre équipe SoC focalisée sur la conception digitale de blocs CPU et sous‑systèmes(préférence RISC‑V), de la micro‑architecture jusqu’au RTL. Le rôle couvre la qualité du code, la synthèse et le prototypage FPGA, en étroite collaboration avec l’architecture, la vérification et la validation. Vous interviendrez sur des trade‑offs area/power/performance, tout en garantissant la traçabilité et la clarté de la documentation technique.


* Analyser et consolider la micro‑architecture du CPU subsystem (interfaces, bus, clock/reset/power domains) et revue de l’implémentation RTL existante.
* Concevoir et écrire un RTL SystemVerilog synthétisable et robuste (qualité de codage, timing‑friendliness), avec mise à jour des spécifications et des schémas d’interface.
* Collaborer avec la Vérification pour faire évoluer le cadre de tests (dirigés et UVM) : points d’observation, couvertures et critères de passage.
* Préparer et exécuter la synthèse avec Synopsys Design Compiler (contraintes SDC, analyses area/power/timing), interpréter les rapports et proposer des optimisations.
* Améliorer la qualité RTL avec Synopsys SpyGlass (lint/CDC), traiter les findings et standardiser les bonnes pratiques.
* Prototyper sur FPGA (chaîne AMD/Xilinx Vivado) : génération de bitstream, debug (ex. ILA), et résolution d’anomaliesremontées par la validation.
* Documenter de manière précise la micro‑architecture, les interfaces et les campagnes de test, et contribuer aux design reviews.


| QU'ATTENDONS-NOUS DE VOUS ?


* Ingénieur / Master 2 (Bac+5) en Électronique, Informatique embarquée ou Microélectronique (ou équivalent).
* ≥ 6 ans en conception digitale ASIC/SoC, couvrant micro‑architecture → RTL, synthèse, qualité du code et prototypage FPGA.
* Expérience avérée sur un CPU subsystem (idéalement RISC‑V) ou sur des blocs complexes fortement contraints (area/power/timing).
* Maîtrise du SystemVerilog (RTL) pour du code synthétisable et maintenable.
* Pratique solide du cadre de vérification UVM (ou intégration de tests dirigés en cohérence avec UVM).
* Usage confirmé de Synopsys Design Compiler pour la synthèse (module/top) et l’analyse area/power/timing.
* Mise sous contrôle de la qualité RTL avec Synopsys SpyGlass (lint/CDC) et traitement des écarts.
* Prototypage FPGA via AMD/Xilinx Vivado (bitstream, instrumentation, debug ILA).


| QU'EST CE-QUE L'EMPLOYENEURSHIP ?

Il s'articule autour de 5 piliers principaux :

* Bénéficiez un contrat de travail permanent, offrant stabilité et sécurité ;
* Une transparence totale, c'est connaître sa valeur financière et bénéficier individuellement d'une part des profits générés ;
* Être soutenu par un coaching individuel conçue pour développer ses compétences entrepreneuriales ;
* La structure des cellules de compétence permettant de disposer d'un réseau solide, significatif et pertinent ;
* Le laboratoire entrepreneurial : un terrain de jeu pour les nouvelles idées et un lieu de lancement potentiel pour les start-ups.


📢 Intéressé(e) ? Visitez notre page TMC : https://www.Themembercompany.Com/

* Suivez-nous sur LinkedIn pour rester informé de nos dernières actualités et opportunités !