Architecte dft – asic / soc f/h

Le poste

Vous intervenez sur la définition et la mise en œuvre des stratégies Design For Test (DFT) sur des architectures ASIC/SoC avancées.

Votre rôle : garantir la testabilité, la couverture de test et la robustesse des designs tout au long du cycle de développement.

Vos missions

* Définir les stratégies DFT adaptées aux architectures ASIC/SoC
* Participer aux choix d’architecture et aux orientations techniques
* Définir et piloter les méthodologies de test :
o Scan
o ATPG
o MBIST
o LBIST
o JTAG / Boundary Scan
* Intégrer les contraintes DFT dès les phases amont de conception
* Collaborer avec les équipes architecture, RTL, verification, physical design et validation silicium
* Suivre les objectifs de couverture de test et de qualité silicium
* Participer aux problématiques de debug, bring-up et testabilité
* Contribuer à l’amélioration des flows et méthodologies DFT
* Accompagner les phases de tape-out et de validation post-silicium






Environnement technique

Vous pourrez intervenir sur des sujets tels que :

* ASIC / SoC
* Architectures multi-cœurs
* RISC-V / ARM
* Bus et interconnexions (AXI, NoC…)
* PCIe
* Secure Boot / Multi Boot
* Safety / sûreté de fonctionnement
* DFT avancé et diagnostic embarqué

Outils et technologies possibles :

* Tessent
* Synopsys DFT Compiler
* Cadence Modus
* Verilog / SystemVerilog
* UVM
* STA
* ATPG

Profil recherché

* Formation Bac+5 / Ingénieur en électronique, microélectronique ou systèmes embarqués
* Expérience significative en DFT sur des projets ASIC/SoC
* Bonne compréhension des architectures hardware complexes
* Maîtrise des méthodologies de test et des flows de conception silicium
* Connaissance des contraintes de timing, performance et industrialisation
* Une expérience dans des environnements critiques ou normés est un plus

Qualités attendues

* Esprit d’analyse et de synthèse
* Vision architecture et système
* Capacité à évoluer dans des environnements techniques complexes
* Bon relationnel et travail transverse
* Autonomie et rigueur

Informations

* Localisation : Grenoble ou Aix-en-Provence ou Toulouse ou Bordeaux ou Rennes ou IDF
* Type de contrat : CDI
* Démarrage : ASAP
* Rémunération : selon profil

Pourquoi rejoindre ce projet ?

* Intervenir sur des technologies de pointe dans le domaine du semi-conducteur
* Participer à des projets à fort enjeu technologique
* Évoluer dans des environnements innovants et multidisciplinaires
* Contribuer à la conception de systèmes critiques et haute performance


Dans le cadre du développement de systèmes électroniques complexes, un de mes clients cherche un(e) Architecte DFT pour intervenir sur des projets à forts enjeux de testabilité, qualité silicium et fiabilité.

Vous participerez à la conception de circuits intégrés et SoC de nouvelle génération dans des environnements exigeants :

* semi-conducteur
* automobile
* aéronautique
* spatial
* défense
* systèmes embarqués haute performance